Normal view MARC view ISBD view

Prądowe komórki neuronowe małej mocy w układach VLSI : rozprawa doktorska / Bogdan Strzeszewski ; Politechnika Koszalińska. Wydział Elektroniki.

By:

Strzeszewski, Bogdan [Autor]

Contributor(s):

Material type: Text

TextLanguage: Polish Publication details: Koszalin : [s.n], 2003.Description: 100 stron : ilustarcje ; 30 cm + 2 recenzjeContent type:

Tekst

Media type:

Bez urządzenia pośredniczącego

Carrier type:

Wolumin

Subject(s):

Genre/Form:

Rozprawa doktorska

Online resources:

Katalog online BPK

Dissertation note: Rozprawa doktorska. Politechnika Koszalińska. 2003. Summary: Główną tezą pracy jest stwierdzenie, iż można zbudować komórki neuronowe pracujące w trybie prądowym o dużo mniejszej mocy pobieranej ze źródła zasilania w porównaniu z dotychczas stosowanymi rozwiązaniami układowymi pracującymi zarówno w trybie prądowym jak i napięciowym. Celem pracy jest zaprojektowanie, wykonanie i przebadanie wybranej sieci neuronowej zbudowanej z prądowych komórek neuronowych małej mocy i wykonanej w postaci układu scalonego ASIC. Zaproponowana architektura komórek doskonale nadaje się do implementacji w analogowo-cyfrowych układach i systemach elektronicznych wykonanych w technologii CMOS.

Average rating: 0.0 (0 votes)

Holdings ( 1 )
Title notes ( 4 )

Holdings
Item type	Current library	Call number	Status	Date due	Barcode	Item holds
Doctor's thesis	Biblioteka Politechniki Koszalińskiej Informatorium	RD 072	Tylko na miejscu		00901130

Total holds: 0

Druk jednostronny.

Rozprawa doktorska. Politechnika Koszalińska. 2003.

Bibliografia na stronach 92-96.

Główną tezą pracy jest stwierdzenie, iż można zbudować komórki neuronowe pracujące w trybie prądowym o dużo mniejszej mocy pobieranej ze źródła zasilania w porównaniu z dotychczas stosowanymi rozwiązaniami układowymi pracującymi zarówno w trybie prądowym jak i napięciowym. Celem pracy jest zaprojektowanie, wykonanie i przebadanie wybranej sieci neuronowej zbudowanej z prądowych komórek neuronowych małej mocy i wykonanej w postaci układu scalonego ASIC. Zaproponowana architektura komórek doskonale nadaje się do implementacji w analogowo-cyfrowych układach i systemach elektronicznych wykonanych w technologii CMOS.